“三明治”两端的产业势力开始往中间的封测市场渗透，已是公认的大势所趋。SiP技术为后摩尔时代提供了一个完美的红利！不仅台积电这样的晶圆代工大厂清楚这一点，封测、EMS和大多数半导体芯片客户都体会到了SiP乃重中之重。

“摩尔定律”正逐步走向极限，SiP(异构集成封装，SysteminPackage)技术正推动摩尔定律继续向前迈进。据ASE和西部证券研发中心预测，到2020年SiP的市场空间将达到166.9亿美元，营收增速提升到50%左右!尽管受疫情影响，5G手机仍将是这50%增速的重要贡献者。

新冠疫情影响甚小

2020年春节期间爆发的武汉新冠疫情，打乱了电子产业链稳步发展的节奏。复工时间延迟、医疗防护物资紧缺、物流运输等问题，给上游晶圆及封测产能带来不小的冲击。

江苏长电科技股份有限公司(简称“长电”)技术市场部总监刘明亮表示，从去年中到今年3月初，长电的订单一直饱满，春节期间也未停工，江阴厂更是满负荷生产。在疫情出现之后，长电采取了紧急防疫措施。公司过半数员工来自于江苏及周边地区。从2月10日起，长电在大 陆的厂区已全面复工!截至3月初，公司产能已超过90%，同比疫情前已无太大差别。

江苏长电科技股份有限公司技术市场部总监刘明亮

疫情对长电复工的影响甚小，这也是长电能在疫情期间应对紧急订单的一大优势。据《国际电子商情》了解，大 陆其它封测厂商如天水华天、通富微电等，因60%的员工皆外地人，其员工到岗率较低，对其产能的影响较大，不过自2月中旬起也已逐渐复工。

“在特殊时期，供应链的复工情况对原材料供应有所影响。我们的目标是，在保障员工安全的前提下最 大限度的保证产品的良率、生产效率及产能供应。节前，长电已经备有材料库存，疫情发生后，长电积极与供应商沟通，采购到了一些他们的存货，因此受原材料影响不大。比如01005和008004型号的被动元件，都是在系统级芯片封装过程中必不可少的元器件，长电现持的这方面原材料，可以满足客户的量产使用需求。”刘明亮说。

疫情带来压力的同时也带给企业动力。上海芯波电子科技有限公司(芯和半导体子公司)研发总监胡孝伟坦言，新冠疫情对公司的复工造成了一定程度的影响，但截至3月6日，公司复工率已达95%左右。他预计2020年5G手机相关的产品研发和生产均将承受不小的压力，但对芯波而言却是个很好的调整产业结构、优化内外流程的时机。

5G用量是4G的两倍

5G手机相比4G手机需要更多的SiP芯片。据《国际电子商情》了解，4G标准手机(不带LTE)射频前端用芯量约15-20颗;LTE手机(增加了2.7GHz频段)用芯量约25-30颗;5G手机也分两个频段：(1)Sub-6GHz频段用芯量是40颗左右;(2)毫米波频段(兼容Sub-6GHz)，平均射频前端用芯量高达55-60颗。

由上推算，Sub-6GHz频段的5G用芯量相比4G增长了60%左右，若将毫米波频段和Sub-6GHz频段都囊括在内，则是两倍的用芯量，这其中80%的芯片都会采用SiP封装。

“长电已准备好迎接5G的市场需求，”据刘明亮介绍，目前长电大部分先进SiP封装的技术成果及成熟产能集中在韩国仁川厂和国内江阴厂，其他厂区的SiP封装技术与产能也在大跨步成长中。

芯波科技SiP产品主要集中在射频前端、Wi-Fi和蓝牙产品。胡孝伟说：“5G不仅需要支持新的频段，还要兼容2G、3G、4G频段，这使得射频前端中功率放大器(PA)、开关(Switch)、低噪声放大器(LNA)、滤波器(SAW/BAW)等数量大幅度增加，进而致使其不得不通过SiP封装来解决因频段增加带来的射频前端PCB面积增大的问题。由于不同功能的射频器件采用不同的工艺制程，相比SoC，SiP几乎是实现射频前端高度集成的唯一方式。”

当传统的摩尔定律迫近极限，需要厂商在更短的开发时程中，用更经济的方法来节约成本，做出更佳的产品，比如电源管理拥有更好的电源效率并增加处理效能，将是工程师们的终 极挑战。

Cadence产品市场总监JulianSun

Cadence产品市场总监JulianSun表示，Cadence现在正在协助业界诸多公司克服摩尔定律，走进后摩尔时代“MorethanMoore”，利用异质整合的能力(Heterogeneousintegration)将不同的元素整合到SiP以开发新的电子产品。SiP可以帮助客户进行新的模块化设计，并解决从板级到封装到IC的跨域设计问题，比如采用Chiplet的设计理念。

来自5G多频高频的挑战

针对5G智能手机，目前SiP封装技术遇到不小的挑战，比如集成毫米波技术、兼容集成2G/3G/4G多个射频前端等，该如何应对?

日月光表示，对于毫米波兼容集成2G/3G/4G射频前端，新的前端模组增加如sub-6GHz与毫米波天线模组，因此更紧密的集成与厚度的薄化是趋势与技术挑战。在应对策略上，新的Conformalshielding/Compartmentshielding解决方案、Fan-outSiP、double-sidemolding与毫米波AiP/AiM量产测试解决方案等都是很好的选择。

刘明亮表示，从长电的角度来看，5GSiP封装主要面临三大技术挑战：

一是集成毫米波技术。因毫米波是超高频段，天线数量有所增加且尺寸要求较小，加上5G收发模式跟4G不同，在大多数应用场景下天线需要被融入到封装中去，即采用封装级天线(Antenna-in-Package，AiP)技术。AiP天线的匹配、微调是很大的挑战。

二是材料。过去封测厂做3G或4G射频产品的SiP封装，不需要考虑太多材料方面的设计问题，只要整体产品的应力、可靠性等达标就行。而到了5GSub-6GHz频段，就要求所有的材料如基板、塑封原材料、芯片与基板的连接/耦合材料等，都必须具备低损耗特性，如Dk介电常数必须小于3.2，Df损耗因子必须小于0.05等，而且这还只是在5GSub-6GHz频段(尚未达到毫米波频段)的硬性标准。未来毫米波SiP达标任务之艰巨，可窥一斑!

三是5G比起4G需要处理的频段复杂程度和实时可编程性高很多，而且客户对于手机的空间设计要求也越来越高。将因5G所新增六成左右的芯片挤进不可扩容的手机空间这一要求，要求封装厂商能够提出更多、更好的技术创新，比如在基板的两面放置芯片或被动元件(原来只放一面)以达到缩减封装面积的目的。但这样做又不可避免地增加了封装的整体厚度，所以封装工程师们还必须采用其它的方法把整体厚度变薄，可谓使尽了浑身解数!这种双面超薄设计难度较大，长电针对此SiP创新项目做了大量技术开发和反复验证的工作，目前已达到世界领 先水平。

事实上，上述挑战对于日月光、长电、安靠以及天水华天、通富微电等都是共同的难题。相对而言，在5GSub-6GHz频段，日月光、长电和安靠SiP芯片良率较高，AiP的厚度做到了较薄，而通富微电和天水华天仍需进一步努力突破技术难点。

上海芯波电子科技有限公司研发总监胡孝伟

在芯波科技胡孝伟看来，5G通信对SiP封装的挑战有三个方面：首先，设计端如何处理多频段射频前端的电磁兼容，以及如何处理多器件小尺寸高热密度散热问题;其次，制造端如何使用低成本常规工艺完成超常规的技术要求;最后，如何用同一种封装工艺封装不同工艺的器件。

他给出了一些解决方案：“这需要在信号完整性、电源完整性、射频指标仿真(例如插损、回损和谐振)、热、应力等方面进行充分的仿真分析。在设计端，充分利用自身的SiP和IPD设计能力，结合EDA工具提升设计质量和准确度，在制造端充分使用组合现有工艺，探索新工艺、减少迭代。”

CadenceJulianSun则建议客户应考虑转换原来SoC的理念到SiP的作法。通过采用Chiplet方法，利用CadenceAPD+来设计SiP帮助客户缩短开发周期、节省成本，并降低整个芯片开发的风险，以实现与市场竞争的差异化。

“客户可以从各个IP供应商(就算是不同的工艺节点)处获取适当的Chiplet并加以组合。这是一个多方面协作的问题。它将要求3D/2.5DIC设计流程，具有硅中介层SiliconInterposer或嵌入式桥EmbeddedBridge和可布线基板RDL以及FOWLP(FanoutWaferLevelPackage)的封装设计。它需要考虑PI/SI(电源完整性/信号完整性)，3DEM和热感知电气设计(Thermalawarenesselectricaldesign)。”JulianSun说。

整合eMMC，是否会成为世纪难题？

一般情况下，SoC只整合AP类的逻辑系统，而SiP则是整合AP+mobileDDR。某种程度上说SiP=SoC+DDR。随着将来芯片集成度要求越来越高，eMMC也很有可能会整合至SiP中。

JulianSun表示，SoC的缺点是开发时间长，其自身的复杂性致使成本推高，并且每一次功能的修改，都需要再次流片。而对于Chiplet的概念，SiP不再只是用来设计HBM，而且因为TSV(ThroughSiliconVia)和WLP(WaferLevelPackage)的加入能够在设计中添加更多组件。异质整合的能力可以帮助客户以新的封装样式，快速开发产品并投入上市。

“SiP设计面临的挑战是系统的连接复杂性，LVS(Layoutvs.Schematic版图与原理图互连检查)、跨域协作(用于数字digital、模拟Analog、混合信号MixedSignal、机械和热感知设计Thermalawarenesselectricaldesign的多种技术以及工程变更管理)，如何帮助客户有效缩短设计周期、提高设计品质与降低成本始终是Cadence的首要任务。”JulianSun说。

据《国际电子商情》了解，5G所需的SiP涉及高频射频技术，天线调节和信号屏蔽都是难题，尤其是到了一定频段，各芯片、被动元件、基板乃至注塑材料之间都会产生不同程度的信号互扰，因此如何做到一边做EMI屏蔽一边又把eMMC和AP、5G射频无缝连接是一门关键技术。并且，目前大部分存储芯片都采用3D堆叠技术，进一步增加了EMI屏蔽技术实现的难度。

此外，目前eMMC已经堆叠到64层了，64层芯片中间有很多超精细型银线、金线穿来穿去，和各种14纳米、16纳米甚至28纳米的SoC无缝连接，难免会有很多I/O方面的问题。另外，这些金属线之间也互有干扰。需要考虑的各种设计因素实在很多!

日月光也表示，挑战主要来自封装厚度进一步的薄化，在技术突破上，有机基板PoP封装(HBPoP)与扇出型PoP封装(FOPoP)都是可行的解决方案。

“在5G时代的SiP设计，多种混合电源、极高密度的高速高频走线设计的成为常规要求，其最大挑战是电源完整性和信号完整性的设计，”芯波科技胡孝伟说，芯波在SiP设计领域中拥有丰富的经验，充分准确的仿真代替测试与试验是解决技术难题的必由之路。

“三明治”格局掣肘，如何突破?

目前，晶圆代工厂商台积电(TSMC)研发出CoWoS(Chip-on-Wafer-on-Substrate)和InFO(IntegratedFanOut)2.5D晶圆级封装技术，同时终端EMS厂商也开始向上游封测“开展业务”，这对传统封测厂商是否带来一定的竞争压力?

刘明亮将目前封测行业的大趋势形象地比喻成一个“三明治”。首先，这个三明治的一边，台积电(TSMC)等晶圆代工大厂，基于后摩尔时代的压力以及重点客户的要求，开始将他们自主研发的晶圆级封装工艺导入量产。其次，三明治的另一边，传统的EMS巨头如伟创力(Flextronics)等，出于拓展市场以及提高企业竞争力的考虑，试图从基板材料和技术入手，由组装技术的下端进入SiP封装业务生态系统。而封测企业，如日月光、长电、安靠、天水华天、通富微电等，则处于这个三明治的中央，不但要继续与自己的老对手们竞争，而且还必须应对来自三明治两边的势力夹击。由此可见，未来几年封测厂商将承压不小。在此大趋势当中，如何运筹博弈，化危机为契机，是出给每个封测厂商的必答题。

刘明亮坦言，TSMC量产化inFO、COWOS封装工艺，对封测厂商确有压力，尤其是具备晶圆级SiP能力的封测厂商。毕竟TSMC它是晶圆代工业公认的NO. 1，有深厚的晶圆级技术积累。从市场角度来讲，它们做inFO主要是为了顺应其重点客户的要求，专攻的是晶圆级3D堆叠封装技术。

据《国际电子商情》了解，该重点客户已经多次要求TSMC将芯片间的最小距离缩减到80微米。目前日月光、安靠、长电等已量产的芯片中能实现的最小距离，普遍为150微米，离TSMC仍有近2倍的差距。目前长电的研发部门也可做到80微米-100微米的技术实现，但离可量产化的良率水平还有一定距离。

3D堆叠封装的难度在于，对设备的精密度要求很高，TSMC有现成的晶圆级设备，通过适当改装和DOE就可适用于3D堆叠封装，同时凭借自身多年的晶圆级芯片代工经验，因此相比封测厂商做3D芯片封装，成功系数较高。

“长电采取的是双管齐下的策略，一方面按照TSMC的晶圆级技术方向走，目前比起TSMC的inFO，长电在精度上差了15%左右，将会继续迎头赶上;另一方面长电在商业模式上，跟TSMC、SMIC这些晶圆代工大厂长期保持紧密合作，互相扶持，取长补短，共同服务好国内外等重点SiP客户。”刘明亮说。

据《国际电子商情》了解，“三明治”两端的产业势力开始往中间的封测市场渗透，已是公认的大势所趋。从Foundry的角度来看，进入后摩尔时代以来，芯片制程微缩的优势已日趋进入极限，尤其到了5纳米之后，几乎不能再光靠缩小晶体管的尺寸来完成技术和成本上的迭代了。SiP技术恰恰为后摩尔时代提供了一个完美的红利!其实，不光是台积电这样的晶圆代工大厂很清楚这一点，封测、EMS和大多数半导体芯片客户都体会到了SiP乃重中之重。

从EMS的角度来看，随着低端代工制造业的利润日渐微薄，往上游走不失为一条提升利润空间的出路。不少EMS大厂已经开始积极运作，其中包括在软板材料技术与HDI基板设计方面有着雄厚实力的伟创力，按照当前的BOM表计价标准，基板在半导体封装中的成本占比30%以上，相当高。伟创力籍其基板方面的技术优势杀进封测领域，算是妙计。不过，与TSMC等晶圆大厂往下游走时水到渠成般的“轻松”相比，伟创力等传统EMS企业往上游走的过程中，必须经历更难的技术积累以及付出更多的资本投入，可真的不“轻松”!在资本投入这方面，据悉伟创力正在物色封测行业中的收购目标。

总之，作为当前超越摩尔定律的几乎唯一路径，SiP势不可挡被封测厂商投入重金研发。从市场前景来看，2020年，5G手机、AR/VR、可穿戴、TWS耳机等将带给SiP巨大的市场成长动力;从技术层面来看，对5G多频高频的技术集成是各大封测厂努力突破的方向;从产业格局来看，随着台积电和伟创力等上下游企业加入战局，封测厂商在双面夹击之下需要做的是练好内动，找准自身核心竞争优势，保持在封测赛道上持续领 先。