Mentor,aSiemensbusiness今天宣布为Calibre®nmPlatform、AnalogFastSPICE™(AFS™)Platform、Xpedition®PackageIntegrator和XpeditionPackageDesigner工具推出几项增强功能，以支持TSMC的创新InFO集成扇出型高级封装和CoWoS®晶圆基底芯片封装技术。

Mentor扩展TSMC InFO和CoWoS设计流程解决方案

使用TSMCInFO和CoWoS3D封装技术，客户能够在单个器件上混合使用多个硅片，达到比传统单片IC更高的集成度级别和容量。

在MentorCalibre和Xpedition平台的基础上，Mentor现在针对InFO推出了完整的从设计到封装的验证和分析套件。它的主要优势包括依托XpeditionPackageIntegrator的快速层次化设计原型环境，提供从设计到流片的快速流程；将XpeditionPackageDesigner和CalibreSign-off验证套件集成。通过进一步协作，两条产品线实现了在Calibre3DSTACK和Xpedition工具之间的交互显示功能，结果可在CalibreRVE™界面中查看。

TSMC和Mentor还实现了Mentor热设计流程（包括MentorAFS和CalibrexACT™产品），以支持客户InFO设计的热相关仿真。

为了实现封装级别的跨芯片时序分析，Mentor增强了XpeditionPackageIntegrator以支持网表功能，并且结合CalibrexACT寄生提取结果，帮助InFO和CoWoS设计人员验证时序要求。

对于所有设计流程而言，可靠性都是基本的要求。因此，TSMC和Mentor开发了基于MentorCalibrePERC™可靠性平台的叠层芯片解决方案，适用于TSMC的InFO和CoWoS流程。这种新产品可满足Inter-die静电放电(ESD)分析需求。

TSMC设计基础架构营销部高级总监SukLee说道：“我们与Mentor展开协作，为双方的共同客户提供支持，帮助他们快速利用TSMC的InFO和CoWoS封装解决方案，并从中受益。“借助适用于TSMCInFO和CoWoS的Mentor设计套件，汽车、网络、高性能计算(HPC)和众多其他市场的客户可以达到全新的集成度级别。”

Mentor副总裁兼DesigntoSilicon事业部总经理JoeSawicki说道：“我们非常荣幸能够与长期合作伙伴TSMC携手合作，进一步改进和完善适用于InFO和CoWoS封装技术的Mentor设计解决方案。双方共同努力，将3D-IC打造成能够替代单片IC设计的可行主流解决方案，让越来越多的客户实现真正改变世界的卓越创新。”